我院在大规模集成电路与密码芯片硬件加速领域取得重要研究进展。研究成果《An Efficient LUT6-Based Montgomery Modular Multiplication Using Radix-16 Booth Method》在计算机领域顶刊《IEEE Transactions on Computers》上发表。

大整数模乘运算是RSA、椭圆曲线密码（ECC）、Paillier、全同态加密（FHE）及零知识证明等众多公钥密码学算法的核心运算，其实现效率直接影响密码系统的性能与硬件成本。蒙哥马利模乘算法是当前最主流的硬件高效实现方法。在FPGA平台上，当专用DSP资源不足或位宽不匹配时，基于查找表（LUT）的乘法器设计成为关键，其效率直接影响模乘加速器的整体面积与性能。

该论文聚焦于FPGA（以Xilinx 7系列为代表）上基础的LUT6资源，提出了一种高效的、基于LUT6的蒙哥马利模乘硬件加速器（LUT6-MM），其核心创新点包括：

1.一种改进的、面向CIOS模乘的LUT6-Based Radix-16 Booth方法：通过分析比较传统基-4/8/16 Booth乘法器的LUT6开销，创新性地提出利用LUT6构成的SDP-RAM存储被乘数倍数，替代传统的多路选择器（MUX），显著降低了译码（Decode）模块的LUT6资源消耗。

2.一种新的、无数据冲突的LUT6-Based CIOS蒙哥马利模乘算法：基于提出的改进Booth方法，重新设计并调度了CIOS算法的计算流程，解决了高性能流水线计算中的数据冒险问题，使得乘法器利用率接近100%。

3.一种高能效的LUT6-MM硬件架构：该架构是可扩展、参数化且可在线重配置的设计。通过并行生成被乘数倍数与主乘法运算、复用压缩器结构等多重优化技术，在硬件面积与运算延迟之间取得了优异平衡。

在Xilinx Virtex-7 FPGA平台上的实现与对比结果表明：在执行1024位和2048位蒙哥马利模乘运算时，本工作所提LUT6-MM（参数w1=32，w2=128）的“面积*延迟积”（ALP）指标，分别达到了此前最先进的、可扩展且参数化的LUT6-Based参考设计（未使用DSP）的51.1%和48.8%，性能提升显著。

我院博士研究生谢宇俊为论文第一作者，刘远教授为论文通讯作者。广东工业大学集成电路学院为论文第一完成单位。

[1]Xie, Yujun; Liu, Yuan. An Efficient LUT6-Based Montgomery Modular Multiplication Using Radix-16 Booth 

Method. IEEE TRANSACTIONS ON COMPUTERS, 2025, 74(9):3223-3237.