报告题目：高性能锁相环技术研究
报告地点：理学馆IC时光咖啡厅
报告时间：2025年12月23日13：10-13：40
报告人：孔祥键
邀请人：孙博 博士
内容简介：
在当今高速通信与计算系统中，锁相环（PLL）作为频率合成与时钟恢复的核心模块，其低噪声性能已成为无线与有线两大应用领域共同面临的关键瓶颈。在无线通信方面，锁相环的相位噪声直接制约着5G/6G、毫米波等先进通信系统实现高阶调制与大容量传输的能力；而在有线通信领域，输出时钟的抖动则从根本上决定了PCIe、DDR及光互联等高速接口的时序容限与系统误码率。然而，传统锁相环设计中噪声与功耗之间往往存在显著的折衷关系，通常需要以大幅增加功耗为代价来换取噪声性能的有限改善，这严重制约了锁相环在能效敏感场景中的综合表现与整体系统的运行效率。为此，本报告将深入分析锁相环系统中两类主要噪声来源——由锁相环自身环路特性主导的带内噪声，以及由压控振荡器（VCO）非线性特性所引致的带外噪声，并在此基础上系统探讨如何在不大幅增加甚至优化功耗的前提下，通过架构创新、电路优化与系统协同等途径，实现对这两类噪声的有效抑制，从而推动下一代高性能、低功耗锁相环技术的实质性进展。
报告人简介：孔祥键，博士毕业于广东工业大学。从事射频、模拟与混合信号集成电路设计，主要包括毫米波射频电路，低抖动锁相环和高性能数模转换器等。在国际主流期刊/会议上发表多篇高水平学术论文，包括JSSC/TCASII/VLSI/RFIC/ASSCC/ISSCC等。曾作为科研骨干参与国家重点研发项目。
