胡湘宏 副教授 硕士生导师

 联系方式：xianghonghu@gdut.edu.cn

  通讯地址：理学馆609-4

  所属团队：软硬件一体化研究团队

简介：

    胡湘宏，副教授，研究生导师，广东工业大学学士学位，广东工业大学博士学位，主要从事数字集成电路设计、AI芯片、信息安全芯片等研究。

研究方向：

1. 数字集成电路设计；

2. AI芯片；

3. 信息安全芯片;

4. 存算一体芯片

教育经历：

2017/09-2020/06, 广东工业大学，控制科学与工程，工学博士

2015/09-2017/06, 广东工业大学，电路与系统，工学硕士

2011/09-2015/06, 广东工业大学，通信工程，工学学士

工作经历：

2021/02-2022/06，香港科技大学/智能晶片与系统研发中心ACCESS, 访问学者/博士后

2022/07-至今，广东工业大学，集成电路学院，讲师/副教授

主要荣誉：

1. 新一代国密芯片及信息安全系统，广东省科技进步二等奖（排名第8），2020年

科研项目：

1. 面向边缘人工智能的混合位宽稀疏卷积神经网络加速器研究,国家自然科学基金青年基金, 2024.01-2026.12，30万元

2. 综合在线动态学习能力的网络优化技术及专用AI处理器设计，广州市科技计划项目（重点研发计划），2023.04.01-2026.03.31

3. 基于可重构和抗攻击技术的安全芯片研究，广东省基础与应用基础研究基金项目, 2022.10.01-2025.09.30，10万元

4. 国密算法IP设计与信息安全芯片研发，佛山市促进高校科技成果服务产业发展扶持项目(市外合作高校产学研项目导师团队补贴)，2020.12.23，10万元

科研成果：

1.代表性学术论文：

1. X. Hu, X. Li, H. Huang, X. Zheng and X. Xiong, TiNNA: A Tiny Accelerator for Neural Networks With Efficient DSP Optimization, IEEE Transactions on Circuits and Systems II: Express Briefs, 2022, 69(4): 2301-2305.

2. X. Hu, X. Liu, Y. Liu, H. Zhang, X. Huang, X. Guan, L. Liang, C. Y. Tsui, X. Xiong, and K-T Cheng. A Tiny Accelerator for Mixed-bit Sparse CNN based on Efficient Fetch Method of SIMO SPad. IEEE Transactions on Circuits and Systems II: Express Briefs. 2023, 70(8): 3079-3083.

3. X. Hu, H. Huang, X. Li, X. Zheng, Q. Ren, J. He, and X. Xiong. High-Performance Reconfigurable DNN Accelerator on a Bandwidth-limited Embedded System. ACM Transactions on Embedded Computing Systems, 2023, 22(90):1–20.

4. X. Hu, X. Li, X. Zheng, Y. Liu, and X. Xiong, A High Speed Processor for Elliptic Curve Cryptography over NIST Prime Field, IET Circuits, Devices and Systems, 2022, 16(4): 350-359.

5. X. Hu, T. Chen, H. Huang, Z. Liu, X. Li, X. Xiong. Efficient Field-Programmable Gate Array-based Reconfigurable Accelerator for Deep Convolution Neural Network. Electronics Letter, 2021, 57(6): 238-240.

6. X. Hu, H. Huang, X. Zheng, Y. Liu, and X. Xiong, Low-power Reconfigurable Architecture of Elliptic Curve Cryptography for IoT, IEICE Transaction on Electronics, Vol.E104-C, No.11, pp. 643-650.

2.知识产权：

1. 模约减方法、装置、设备及计算机可读存储介质, 胡湘宏;熊晓明;张盛仕;郑欣;  2021-03-16, ZL201810026230.3.

2. 一种基于物理不可克隆技术PUF的用户认证设备及认证方法与流程, 熊晓明; 张盛仕; 胡湘宏; 2020-12-11, ZL201810872171.1.

3. 一种基于PSoC的卷积神经网络加速器, 熊晓明;李子聪;曾宇航;胡湘宏; 2022-03-11, ZL201810689938.7.

4. 一种基于FPGA的支持8bit和16bit数据的可配置的CNN乘法累加器, 胡湘宏;李学铭;黄宏敏;陈淘生;刘梓豪;熊晓明;  2023-08-29, ZL202110382102.4.